【资料图】

在 Versal Advanced IO Wizard 中，所包含的 PLL 的去歪斜电路可能导致数据速率较高时出现建立时间/保持时间违例。

典型设计应该不会出现时序违例。多 bank 设计更容易受此问题影响。

对于多 bank 接口配置，如果单个 bank 同时具有 RX 和 TX，并且其中序列化因子不同，或者如果在“Advanced”选项卡上使用了 enable_all_ports，则可能发生此问题。在 2021.1 版的 Advanced IO Wizard 中为 PLL 提供了经过更新的去歪斜电路，此更新可解决大部分时序违例。如果仍发生违例，请考虑手动调整时钟的 PHASE 属性，直至解决违例为止。XPLL 的 CLKIN_DESKEW 连接到 XPLL 的 CLKOUT3（XPLL 将设置为使 CLKOUT3 频率 = CLKIN 频率）。

在以下示例中，到 PHY_RDEN 的路径上存在保持时间违例，最差情况下保持时间为 0.076 ns。

您可使用以下 Tcl 命令来计算 CLKOUT3 的相移，以解决此保持时间问题，然后对该路径进行定时：

setXPLL[get_cells <>]setTHSviolation0.076setexistingPhaseShift[get_property CLKOUT3_PHASE$XPLL]setclkout3_divide[get_property CLKOUT3_DIVIDE$XPLL]setc_stepsize[expr45.0/$clkout3_divide]setphaseAdjust[expr{$THSviolation/[get_property PERIOD[get_clocks -of[get_pins -of$XPLL-filter REF_PIN_NAME=~CLKOUT3]]]*360}]setupdatedPhaseShift[expr{$existingPhaseShift+$phaseAdjust}]setc_phase_rounded[format%.3f[expr$c_stepsize* round($updatedPhaseShift/$c_stepsize)]]setc_phase_rounded_margin[format%.3f[expr$c_phase_rounded+$c_stepsize]]set_property CLKOUT3_PHASE$c_phase_rounded_margin$XPLLreport_timing -from [get_pins {design_1_i/advanced_io_wizard_0/inst/design_1_advanced_io_wizard_0_0_phy_i/inst/phy_rden_int_bli_reg[*]/C}] -to [get_pins design_1_i/advanced_io_wizard_0/inst/design_1_advanced_io_wizard_0_0_phy_i/inst/BANK_WRAPPER_INST0/NIBBLE[1].UNISIM.I_XPHY/PHY_RDEN[*]]

同样，您也可使用以下 Tcl 命令来计算 CLKOUT3 的新相移，以解决此建立时间违例，然后对该路径进行定时：

set XPLL [get_cells <>]set WNSviolation 0.076set existingPhaseShift [get_property CLKOUT3_PHASE $XPLL]set clkout3_divide [get_property CLKOUT3_DIVIDE $XPLL]set c_stepsize [expr 45.0/$clkout3_divide]set phaseAdjust [expr {$WNSviolation / [get_property PERIOD [get_clocks -of [get_pins -of $XPLL -filter REF_PIN_NAME=~CLKOUT3]]] * 360}]set updatedPhaseShift [expr {$existingPhaseShift - $phaseAdjust}]set c_phase_rounded [format %.3f [expr $c_stepsize * round($updatedPhaseShift/$c_stepsize)]]set c_phase_rounded_margin [format %.3f [expr $c_phase_rounded - $c_stepsize]]set_property CLKOUT3_PHASE $c_phase_rounded_margin $XPLLreport_timing -from [get_pins {design_1_i/advanced_io_wizard_0/inst/design_1_advanced_io_wizard_0_0_phy_i/inst/phy_rden_int_bli_reg[*]/C}] -to [get_pins design_1_i/advanced_io_wizard_0/inst/design_1_advanced_io_wizard_0_0_phy_i/inst/BANK_WRAPPER_INST0/NIBBLE[1].UNISIM.I_XPHY/PHY_RDEN[*]]

如果 Advanced IO Wizard 有多个实例（如有其它 IP 使用此 Wizard，例如 SGMII，那也计算在内），那么在某些情况下，此 Tcl 脚本可以解决 PHY_RDEN 上的保持时间问题，但会在 PHY_WREN 路径上引发建立时间问题。2022.2 版及更低版本的 Advanced IO Wizard 默认在 PHY_WREN 路径上不使用 BLI 寄存器。如果使用该脚本解决保持时间问题导致 PHY_WREN 出现建立时间问题，请为 PHY_WREN 设置 BLI = TRUE，这样即可帮助解决此问题。在 XDC 文件中应用下列约束，然后重新运行实现。

set_property BLI TRUE [get_cells -hierarchical phy_wren_bli_temp_*]